Tại buổi lễ kỷ đánh dấu ngày khởi động dây chuyền sản xuất chip, Công ty Sản xuất Linh kiện bán dẫn Đài Loan (TSMC) sẽ kỷ niệm việc đặt thanh dầm cuối cùng tại cơ sở mới, một sự kiện được gọi là "cất nóc", ra mắt quy trình sản xuất chip 3nm tại Fab 18, nằm trong Công viên Khoa học Nam Đài Loan, Đài Nam. TSMC cũng sẽ công bố chi tiết kế hoạch mở rộng hơn nữa quy trình sản xuất 3nm tại cơ sở này trong những năm tới. Hiện nay, TSMC sản xuất dây chuyền chip bằng quy trình 5nm tại Fab 18.
Sự kiện TSMC tổ chức một buổi lễ đánh dấu việc bắt đầu đưa vào sản xuất thương mại một công nghệ mới là điều bất thường. Các nhà phân tích thị trường suy đoán rằng, công ty tổ chức sự kiện này nhằm công khai ý định tiếp tục sử dụng Đài Loan là trung tâm nghiên cứu, phát triển và sản xuất mặc dù đã thực hiện những khoản đầu tư rất lớn ở nước ngoài.
Sự nghi ngờ về kế hoạch của công ty gia tăng với những tin đồn cho rằng, TSMC có thể chuyển dây chuyền sản xuất và R&D sang Mỹ sau buổi lễ nhập công cụ đầu tiên cho nhà máy sản xuất tấm wafer 12 inch ở bang Arizona của Mỹ ngày 6/12.
Tại sự kiện này, nhà sản xuất chip hàng đầu thế giới tuyên bố sẽ tăng Khoản đầu tư 12 tỷ USD vào Arizona theo kế hoạch lên đến 40 tỷ USD để xây dựng không chỉ nhà máy sản xuất chip 4 nanomet, dự kiến bắt đầu đi vào sản xuất vào năm 2024 mà còn cả nhà máy sản xuất chip 3nm, dự kiến bắt đầu hoạt động vào năm 2026.
Những lo ngại tương tự gia tăng khi TSMC cử một nhóm lớn các kỹ sư từ Đài Loan đến hỗ trợ nhà máy ở Arizona, khiến nhiều nhà đầu tư lo ngại rằng, xưởng đúc của nhà sản xuất chip ở Đài Loan có thể mất lợi thế do leo thang cạnh tranh trên thị trường toàn cầu, kết quả của việc chuyển công nghệ sản xuất tiên tiến ra nước ngoài.
Theo TSMC, hai giai đoạn đầu tư vào các quy trình 4nm và 3nm ở Arizona dự kiến sẽ sản xuất hơn 600.000 tấm wafer mỗi năm.
Tuần trước, giám đốc điều hành TSMC C.C.Wei (Chung Ching Wei) phát biểu trong một diễn đàn do Hiệp hội Khoa học và Công nghệ Toàn cầu Mount Jade tổ chức tại Đài Bắc cho biết, "không có cơ hội" khi xây dựng một nhà máy wafer ở một nơi sẽ mang lại lợi thế kỹ thuật hơn so với những cơ sở sản xuất linh kiện bán dẫn ở các địa bàn khác, đề cập đến nhà máy sản xuất wafer ở Arizona và kế hoạch mở rộng sản xuất ở tiểu bang Mỹ.
Sau khi quy trình 3nm được đưa vào sản xuất hàng loạt, công nghệ đúc này sẽ trở thành công nghệ mới nhất được TSMC sử dụng cho sản xuất thương mại. Năm 2023, công ty dự kiến sẽ sản xuất hàng loạt theo quy trình N3E trên cơ sở công nghệ 3nm, chế tạo ra những chip hiệu quả hơn với hiệu quả sản xuất cao hơn.
TSMC cũng đang phát triển quy trình 2nm tinh vi, dự kiến sẽ xây dựng một nhà máy 2nm ở Tân Trúc với hoạt động sản xuất hàng loạt, bắt đầu vào năm 2025.
Quy trình 3nm sử dụng công nghệ bóng bán dẫn hiệu ứng FinField (FinFET) 16nm là cấu trúc bóng bán dẫn 3D, cho phép chip chạy nhanh hơn khi sử dụng cùng một công suất điện năng hoặc chạy cùng một tốc độ với công suất điện năng giảm. So với quy trình 5nm, được sản xuất hàng loạt vào năm 2021, 3 nm sẽ tăng tốc độ lên 10-15% và sử dụng năng lượng hiệu quả hơn 25-30%.
Các thương hiệu quốc tế như Apple Inc. và Intel Corp. tuyên bố sẽ đặt hàng chip, được sản xuất bằng quy trình 3nm của TSMC.
Theo tuyên bố của nhà sản xuất chip, quy trình 2nm sẽ là công nghệ đầu tiên mà TSMC sử dụng cấu trúc Gate-All-Around (GAA), giảm sự biến thiên không mong muốn và mất công suất, giúp công nghệ có tính cạnh tranh và hiệu quả cao nhất trên thị trường.
Đầu tháng 12, Wayne Wang, tổng giám đốc Văn phòng Công viên Khoa học Hsinchu cho biết, TSMC có kế hoạch xây dựng một nhà máy quy trình 1nm trong khu vực Longtan của Công viên Khoa học Hsinchu, nhưng nhà sản xuất chip TSMC chưa xác nhận tuyên bố này.
Theo Focus Taiwan
